# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### m公開特許公報 (A)

(11)共称出籍公院委员

退終質に放く

## 特開平8-306853


(43)公然日 平成8年(1996) 11月22日

i i					
(\$1) Int. C1. *	胜别記号	厅内整理番号	F I		
HOIL 23/50			HUIL 23/5	技術表示医疗	
21/60	111		21/6	•	
23/12			23/2	***	
23/21	•		23/1	•	
			4371		
			* \$ \$ \$ \$	た鉄水 鉄水塔の数17 OL (全20页)	
21)出身委务	特別平7-110	3 8 0	(71)出票人	•	
			1 .	富士通供式会社	
(22) 出 <b>届</b> 5 、	平成7年(199	5) S A 9 B	[	神奈川県川町市中原区上小田中4丁自1番	
			}	15	
			(72) 兒明書		
				神奈川県川崎市中原区上小田中1015春	
	`			在	
			(72)発明者		
				神奈川県川崎市中原区上小田中1015号	
			(14)代理人	地 富士连续式会让内	
		•	111/10/42	弁理士 伊東 忠彦	
			! .		
			j		

### (57) (景约)

【目的】本発明は半端体チップ及びリードを展覧計止し た構成を有した半導体装置及びその製造方法及び協议半 事体を配に用いるリードフレームの製造方法に関し、半 湖はチップの世紀性を維持しつつ外部な名館子の民体 化、製品コストの低減及び生業効率の向上を図ることを 目的とする。

【模式】第1のピッチで電便パッド6が形成された半導 体チップ2と、 電磁パッド 6 とワイヤ 8 そ介して電気的 に反応されるリード3と、半導体チップ2を対止する針 止水取りとそ具質する半導体整置において、約22リード 3 に外部権政権于となる契起 9 を上記第1のピッチと異 なる第2のピッチで形成すると共に、前記封止樹脂4が 党伍パッド6とリード3との間に引き回されたワイヤ8 を対止し、かつ町記典記9を貫出させるよう配収したも のである.



(特許は次の範囲)

【鉄水項1】 第1のピッチにて形成された発症パッド が形成された半導体チップと、

前記電極バッドと配線を介して電気的に接続されるリー ۲Ł.

前記半導体チップを封止する封止樹脂とを具備する半導 **タチを置において.** 

何記リードに外部技法は子となる交易を、上記集しのピ ッチと異なる第2のピッチで形成すると共に、

き回された配珠を封止し、かつ前記突起を貸出させるよ う配収されることを特徴とする半導体拡展。

【耳状項2】 第1のピッチにて形成された電互パッド が形成された半導体チップと.

前記章様パッドと配象を介して電気的には訳されるリー ドと.

前記半導体チップを封止する封止根据とを具備する半導 体装置において、

和記リードに外部接続電子となる交起を上記第1のピッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された数記電極パッドの記録面 を基準とし、府記配政策における前記針止機場の厚さ が、前記配改臣から前記突起までの高さ寸法以下で、か つ前記配数面から和記配株までの高さ寸往以上となるよ う構成したことを特徴とする半導体装置。

【請求項3】 は求項1または2記載の半端体禁煙にお

D記半導体チップと前記り一ドとモポリイミド原を接着 ・ 3として投合したことを特徴とする半導体製造。

:装包において.

1足突起を前記リードと一体的に形成したことを特徴と "る牛塩体装置。

「茯米項5」 森水項1万至4のいずれかに記載の半さ ・基置において、

記記典としてワイヤモ用いたことを特殊とする半導体

雑木項6) 給水項1乃至5のいずれかに記載の半さ 装置において、

意味項7] 外部接続端子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

起リード疾いは半導体チップの少なくとも一方にポリ ミド原を配設し、肩記ポリイミド展を介在させて肩記 一ドと前記半導体チップを原定律圧力で体圧しかつ所 異菌に加熱することにより、 成配ポリイミド株を作る こして新井 住亡 マッカ 経生 通ば チルブメル 報告する権

ードとを配録を引き回し技統することにより、 約記念機 パッドと前記リードとも電気的に推放する投稿工程と、 設記記算及び前記半導体チップの所定範囲或いは全部を 対止すると共に、前記英尼の少なくとも幕面を兵出する よう対止関係を配設する対止限限配設工作とを具備する ことを特殊とする半導体装置の製造方法。

【技求項8】 技术項7記載の半選件装置の製造方法に おいて.

前記注合工程でポリイミド変により前記リードと前記率 取記封止指揮が向記を極バッドと前記リードとの間に引 10 媒体チップを推着する数、数記ポリイミド駅として開面 に熱可塑性を有する限度剤を配設したものを用いたこと を特徴とする半導体装置の製造方法。

【森城項9】 ・ 京城項7至たは8記載の半導体区型の型 造方法において、

前記技能工程で、前記者極パッドと前記リードとモダイ レクトリードポンディング法により考集的に提択したこ とを特徴とする半導体整定の製造方法。

【胡求項10】 インナーリード部とアウターリード部 とも有した複数のリードが形成されたリードフレームに 10 SUT.

前記アウターリード部のリードピッチに対して約記イン ナーリード部のリードピッチを小さく忍足すると共に、 **和記アウターリード部に一体的に突起を形成したことを** 特徴とするリードフレーム。

【技术項11】 は木項10記載のリードフレームにお

前記アウターリード部のリードピッチ (P...) と前記 突起の形成位属における前記リードの序さ(W)とが略 等しく(P... ≒W)、かつ粒記インナーリード部のリ 【資水項4】 は木項1万至3のいずれかに記載の半導 10 ードビッチ (P...) が肩起アクターリード系のリードビ ッチ (P...) の結本分のピッチ (P...=P.../2) であることを特徴とするリードフレーム。

> 【技术項12】 技术項10または11記載のリードラ レームの製造方法において、

> 基材に前記支配の形成位置にマスクを配会した上で、前 記載材に対してハーフエッチングを行う第1のエッチン グエせと.

前記第1のエッチング工程の終了後、 前記リード形成位 産にマスクモ配数した上で、約記番材に対してエッチン 記交起にパンプモ形成したことを特徴とする単導体室 (0) グモ行いリードモ形成する異 2 のエッチング工程とモ具 傷することを特徴とするリードフレームの製造が圧。

【は求項13】 ・ 日求項10または11記載のリードフ レームの製造方法において、

重ね合わせることにより前記交配の所定応さ寸圧となる よう低年が遺定された男1の基材と男2の基材を用き

前にありの差状に、中面視した際に約にリートの形状と ・リードバケーしんがのアスコーショケー かつ 配するよう交起パターンを形成する交配パターン形成工 役と、

前記リードパターンが形成された前記第1の基材と、前記突起パターンが形成された前記第2の基材を異ね合わせ、前記突起の形成位置において前記リードパターンと 前記突起パターンが根層されるよう前記第1の基材と前記第2の基材とを接合する接合工程と、

前記第1の基材及び第2の基材の不長部分を除立する除 去工程とを具備することを特徴とするリードフレームの 製造方法。

【技术項14】 技术項10または11記載のリードフレームの製造方法において。

基材に、平面視した単に向記り一ドの形状となるようり一ドパターンを形成するリードパターン形成工程と、 向記りードパターン形成工程は、形成されたリードパターンの所定位置に前記交配を形成する交配形成工程とを 共偏することを特徴とするリードフレームの製造方法。 【鉄地項15】 鉄地項14記載のリードフレームの製造方法。 造方法において、

前記突起形成工程は、前記リードパターンの所定位置に 10 ブ)のレイアウトとなってしまう。 パンプを単数式いは複数度み重ねることにより前記突起 【0007】一般に半導体チップの を形成したことを特徴とするリードフレームの製造方 ウトは半導体製造メーカ板に具なっ 法。

【請求項】6】 は求項14足数のリードフレームの製造方法において。

和記突起形成工程は、和記リードパターンの所定位置に 運賃性部材を配設することにより前記突起を形成したこ とを特徴とするリードフレームの製造方法。

【競求項17】 証求項14記載のリードフレームの製造方法において。

前記交記形成工程は、前記リードパターンの所定位置を 登住加工することにより前記交配を形成したことを特定 とするリードフレームの製造方法。

#### 【発明の詳細な説明】

(0001)

【産業上の利用分野】本見明は半退休金属及びその製造 方法及びリードフレームの製造方法に係り、特に半退休 チップ及びリードを製造対止した構成を有した半退休等 度及びその製造方法及び当該半退休名間に用いるリード フレームの製造方法に関する。

【0002】近年、電子服器のダウンサイジング化に伴い、半温体装置の高速度化及び半速体装置の高速度実在化が図られている。一方で、電子接続の信頼性の向上も型まれており、これに伴い半温体装置の信頼性も向上させる必要がある。更に、半温体装置は登品コストの係長も望まれている。

【0003】よって、上記したを要求を放足しうる半点 体質学が歴史のでいる。 ップチップ方式の異な核達が知られており、マルチ・デップ・モジュール(M C M)において広く用いられている。このM C Mで用いるフリップチップ実際は、使取対比をしていない半端体チップ(ペアチップ)の気軽パッドにパンプを形成しておき、このペアチップを基底(マザーボード)に形成された電極即にフェースダウンボディングすることにより実体する様成とされている。

【0005】上記のフリップチップ方式の実際構造を用いることにより、高密度に半導体製造をです。ポードに配数することが可能となり、またペアチップに直接形成されたパンプを用いてマザーボードに電気的に接続されるため、電気的特性を向上させることができる。

#### [0006]

【発明が解決しようとする基盤】しからに、密報封止がされていないペアチップは、耐熱性、磁極的強度、及び耐量性が弱いという問題点がある。また、ペアチップに形成されている電極パッドに直接パンプが形成されが配換機構子を形成するため、ペアチップに形成されているでは、デビのレイアウトがそのまま外部接機構デ(パンプ)のレイアウトとなってしまり

【0007】一般に半導体チップの電径パッドのレイアウトは半線体製造メーカ板に異なっており、従って申ばなどを有する半導体装置であっても、ユーザ側で半導体装置の框架(製造メーカ)に対応するようマザーボードの配線パターンを設計する必要がある。このように、従来のペアチップを用いた実装構造では、半導体装置の外部電径等子の原体化がされていないことにより、生態体装置とマザーボードとのマッチング性に欠け、ユーザ側での負担が重くなるるという問題点があった。

(0008)また、これを解放するためにチップ表面に プロセス処理を行い、配算を引き回すことにより原体化 を図ることが考えられるが、この様式では配換の引き回 しに高程度を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0009】本発明は上記の点に超みてなされたものであり、半途体チップの関係性を維持しつつ外部電極端子の標準が一数品コストの低級及び生産効率の向上を図りうる半途体表定及びその製造方法及びリードフレームの 10 製造方法を提供することを目的とする。

#### . [0010]

【課題を解決するための手段】上記の課題は下記の各手段を課じることにより解決することができる。 は水頂 1 記載の見明では、第1のピッチにて形成された電極パッドが形成された半点はチップと、前記電極パッドと記録を介して電気的に推放されるリードと、成記半端はチップを対止する対比形能とを具備でも二点は受力におい

された配料を封止し、かつ前紀英店を耳出させるよう配 立されることを特徴とするものである。

[0011] また、誰求項2記載の見明では、あ1のビ ッチにて形成された電極パッドが形成された半導体チッ プと、前記見極パッドと配線を介して竜気的に復席され ろりードと、前記半導体チップを耐止する耐止問題とも 具質する半迭体装置において、前記リードに外断接続端 子となる英症を上記集1のピッチと異なる第2のピッチ で形成すると共に、前記半様体チップに形成された脳記 。 竜極パッドの配設面を基準とし、前記配設面における船 10 一ド郎に一体的に突起を形成したことを特定とするもの 紀封止財際の単さが、前記記数節から前記交配までの高 さ寸後以下で、かつ和尼尼な面から前尼尼共までのあさ 寸柱以上となるよう構成したことを特徴とするものであ

【0012】生た、排水項3記数の見明では、前記試水 項1または2記載の半導体装置において、約記半導体チ ップと和記り一ドとをポリイミド蘇を推着剤として接合 したことを特益とするものである。

【0013】また、技术項4記載の見勢では、約記請求 **紀突起を前記リードと一体的に形成したことを特徴とす** るものである。また、政求項5 記載の発明では、前記款 **東項1万至4のいずれかに記載の半導体装置において、** 前足足球としてワイヤを用いたことを特徴とするもので ある.

【0014】また、請求項6記載の発明では、前記請求 項1万至5のいずれかに記載の単減化装置において、紋 紀天起にバンブを形成したことを特征とするものであ る。また、蔬菜項7.記載の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、航空リー ド荻いは半辺体チップの少なくとも一方にポリイミド版 を配放し、前記ポリイミド献を介在させて前記リードと 前記半導体チップを所定律圧力で存圧しかつ所定を反に か急することにより、 前記ポリイミド県を推り割として **和記リードと前記半級体チップとを接合する接合工程** と、耐記中選体チップに形成されている電圧パッドと前 記り一ドとを配理を引き回し性終することにより、 応応 さぜパッドと印尼リードとを電気的に推展する複数工程 5.毛封止すると共に、和記典名の少なくとも常配を取出 ころよう封止依頼を配設する対止制備配設工程とを負債 「ろことを特徴とするものである。

〔0015〕また、諫求項8記載の発明では、前記提示 17 記載の半退体装置の製造方法において、前距接合士 でポリイミド局により約記り一ドと記記半導体チップ 理なする際、前記ポリーミドほとして産業に作列業性 有する語を取る民間したものを思いたことを呼ばって

項でまたは6に記載の中語体整度の製造方法において、 前記度技工程で、前記電極パッドと前記り一ドとモダイ レクトリードボンディング性により電気的に技味したこ とを特徴とするものである。

【0017】また、は米項10疋包の兄朝では、インナ ーリード配とアウターリード邸とそ有したは弦のリード が形成されたリードフレームにおいて、前記アウターリ ード部のリードビッチに対して航空インナーリード部の リードピッチを小さく改定すると共に、収応アウターリ である.

【0018】また。は水項11足段の免例では、前記録 求項10足数のリードフレームにおいて、 虾足アウター リード部のリードピッチ (P...) と取記束尼の形成位 定における前記リードの母さ(W)とが既ちしく(P ... 矢w). かつ前記インナーリード島のリードビッチ (P:..) が耐起アウターリード鉄のリードピッチ (P ... )の結半分のピッテ(P...= P... / 2)であるこ とを特徴とするものである。また、ロボ県12記載の兵 項1乃至3のいずれかに定義の半導体条置において、向 10 勢では、前記算太原10または11記載のリードフレー ムの製造方法において、各材に前記突起の形成位置にマ スクモ配殺した上で、前記書材に対してハーフェッチン グを行う第1のエッチング工程と、前足第1のエッチン グ工程の終了後、前記リード形成位置にマスクを配放し た上で、和記基材に対してエッチングを行いリードモ形 紅する第2のエッテング工程とも具留することを特徴と するものである。

【0019】また、数末項13記載の見労では、前記鉄 求項10または11記載のリードフレームの製造方法に ... 方法において、外郎技統領子となる郎位に突尼が形成さっ 10 つおいて、国な合わせることにより前記突尼の所定局を可 **法となるよう仮厚が選定された第1の首材と第2の首材** モ馬急し、前記第1の基材に、平面狭した株に前記リー ドの形状となるようリードパターンモ形成するリードパ ターン形成工程と、約記第2の基材に、少なくとも前記 突起の形成位因に位置するよう突起パターンを形成する 突起パターン形成工権と、収記リードパターンが形成さ れた新記第1の差材と、前記交配パターンが形成された 前記第2の番材を重ね合わせ、前記英型の形成位置にお いて前記リードパターンと前記交起パターンが後層され 1. 前記配線及び前記半導体テップの所定物医症いは全 40 ろよう前記第1の名材と前記第2の名材とを接合する指 合工程と、前記第1の芒杉及び第2の芒杉の不要部分を 除去する除去工程とを具備することを特徴とするもので

> 【0020】主た、経済項14元数の見明では、応花及 ハディシはたは11日本のリードフレームの製造方法に おいて、着材に、平面接した際に燃起り一ドの乱けとな さようリートバターンを形成でもリードバターン形成工

【0021】また、以求項15記載の見明では、府記諸 求項14 記載のリードフレームの製造方法において、前 記突起形成工程は、前記リードパターンの所定位置にパ ンプを単位式いは弦数核み重ねることにより前に突起を 形成したことを特質とするものである。

【0022】また、銀水項16記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 記交起形成工程は、前記リードパターンの所定位置に導 名位即分を配数することにより収収欠8を形成したこと そ特殊とするものである。

【0023】更に、技术項17記載の発明では、前記録 求項14記載のリードフレームの包造方法において、前 記突起形成工程は、前記リードパターンの所定位置を登 性加工することにより前延交起を形成したことを特徴と するものである.

#### [0024]

【作用】上記した各手数は、下記のように作用する。且 求項1及び請求項2記数の発明によれば、半導体チップ は対止的間により対止されるため、射熱性、迸転的注度 . ドをリード及び配線を用いて引き回すことができるた め、リードのレイアウトを電板パッドのレイアウトに构 わらず設定することが可能となり、実装基底とのマッチ ング性を向上させることができる。また、対止指移は引 き回された配数を確実に保護するためこれによってもほ 領性を向上させることができ、また外部推設銚子は対止 樹脂から露出しているため実装蓄圧との電気的技技を確 実に行うことができる。

【0025】また、は水頂3記載の発明によれば、通常 半導体チップとリードとの絶縁材として配設されるポリー10 イミド原を存せ刺として用いてるため、半線体チップと リードの危険とほ合を一括的に行うことができる。よっ て、絶縁符と復奪剤とも別個に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、旅水項4記載の発明によれば、突起 をリードと一体的に形成したことにより、交配とリード を別載の材料により構成する場合に比べて模造の簡単化 を図ることができる。また、幼太孫5記章の兄明によれ ば、記載としてワイヤモ用いたことにより、和記したな 極パッドとリードとの間における記録の引き回しを言る(10) - に行うことができる。

【0027】また、武术項6記載の発明によれば、突起 にパンプを形成したことにより、交尼を直接実芸基板に 実装する構成に比べて、半速体装置の実装基板への接続 もな易に行うことができる。また、江太原7疋虹の兌明 によれば、ほき工程においてポリイミド戦を原定組度が つ所定抗圧力下に置くことによりは老剤化させ、これに

【0028】また、接席工程では半端体チップに形成さ れている電極パッドと前記り一ドとを配算を引き回し点 跌するため、この引き回しを選其位定することにより。 乾極パッドのレイアウトに対してリードのレイアウトを 変更することが可能となる。また、半点体装置はリード 形成工程,接合工程,提供工程及び对止根据配验工程の 4 工程のみで製造される。このように少ない工程で半さ 体象属が製造されるため、生産効害も同上させることが

【0029】また、建水項8記載の見明によれば、ボリ 10 イミド扇として筒面に無可塑性を寄する接着 利を配設し たものを用いることにより、ポリイミド版に印加するほ 広等を所定範囲内に制御することなく接合処理を行うこ とだできるため、後合処理を容易に行うことができる。 【0030】また、庭太孫9記載の発明によれば、佐京 工程で、元匹パッドとリードとをダイレクトリードポン ディング住を用いて意気的に推放するため、原準がつ我 実に電極パッドとリードとの接続処理を行うことができ る。また、抹木項10及びは水項11記載の発明によれ 及び耐虚性を向上させることができる。また、電極パッ 10 ば、アウターリード部のリードビッチに対してインナー リード部のリードピッチが小さく設定されているため、 インナーリード部が電気的に接接される半導体チップの **ユ医パッドの配数ピッチが小さくてもこれに対応させる** ことができ、かつ実装基板と電気的に推発されるアウタ ーリード郎のリードビッチは大きいため、実芸差仮への 実際性を向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この突起を外配は 院城子して用いることができ、これによっても実法性を 向上させることができる。

> - 【0031】また、2008年1222年の見明によれば、30 1のエッチング工程において突起の形成位置にマスクを 配立した上で差析に対してハーフェッチングを行うこと により 卒紀形成位置を除く部分の仮厚を及くし、更に 第2のエッチング工程においてリード形成位置にマスク も配款した上で第1のエッテング工程が終了した基材に 対してエッチングを行うことにより、交起が一化的に形 成されたリードを形成することができる。

> 【0032】ここで、リードを形成する口にリードのビ ッテに高材の仮序により決定されてしまう。具体的に 「は、リードのピッチは基材の低厚と貼寄しいピッチにし か形成することはできない。よって、ほい坂厚を用いる。 促リードビッチを狭ビッチ化することができる。

【0033】ところが、突起が形成されるリードでは基 材の低厚は突起の高さにより及まってしまい。突起の不 さと苦しい仮理を有する蓄材を単にエッチング処理した のでは我ピッチのリードを形成することができない。し かるに、上記のようにありのエッチング三里におりてき

も趺ピッチのリード形成を行うことが可能となる。局、 上記改明から明らかなように、交起の配数ピッチは基材 の仮厚と略等しいピッチまで狭ピッチ化することができ

【0034】また、数次項13記載の見明によれば、第 1の蓄材及び第2の番材に重ね合わせることにより発足 の所定帯さサ圧となるよう低厚が選定されているため、 各番材の仮厚は突起の高さサ油より小さな厚さとされて、 いる。リードパターン形成工役では、この仮席の詳い第 1の名材に対してリードの形状となるようリードパター 10 【0041】また、インナーリード数3aと半導体チッ ンを形成するため、先に説明した仮序とリードピッチの 関係により、形成されるリードパターンのリードピッチ を缺ピッチ化することができる。

【0035】また。突起パターン形成工程において第2 の基材に少なくとも前記完起の形成位置に位属するよう 突起パターンを形成し、接合工程において上記第1の基 材と第2の高材を重ね合わせ接合することにより、交配 の形成位置においてリードパターンと英ピパターンが技 履され、この位置における低厚は突起の所定高さとな る。続く除去工程では不要部分が除去されリードが形成 20 ている。 される.

【0036】従って、上記のようにリードパターンの形 虹時には仮厚は薄いためリードピッチを狭ピッチ化する ことができ、また突起形成位位においてはリードパター ンと交起パターンが役用されることにより所定者さの交 足も形成することができる。また、諸求項14記載の発 男によれば、リードパターンを形成するリードパターン 形成工程と、突起を形成する突起形成工程とを別回に行 うことにより、各様の厚さを共民の高さに向わらず正定 することができ、よって買い名材を用いることによりリー30。 ードパターンの技ピッチ化を図ることができる。また. 突起市成工程においては、任意の高さを有する突起も形 成することが可能となり、設計の自由度を向上させるこ とができる.

【0037】更に、森水項15万至17花式の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる.

[0038]

【実施例】次に本発明の実施例について図面と共に鉄帆 装置1モボしている。図1は半導体装置1の新面図であ り、また図2は半端弁袋屋1を圧面図である。

【0039】 各図に示されるように、半選件禁定】は大 昭すると半年はチップで、独立のリードで、対止権な 1.及びパンプ5号によりは成されている。半点はテッ プ2は、底面の中央位置に指数の電極バッドもが一部に 村及されている。また、複葉のサード3は、ティインで

【0040】このポリイミド度7は、半温体テップ2の △二に応成された回路面2Aとリード3とそ考気的に絶 **録する絶縁部材として機能すると共に、後近するように** ポリイミド展7は半導体チップ2とリード3とを収金で ろ反撃所として反訴している。このように、ポリイミド 取りに絶縁部材と推着所の双方の根底を所たせることに より、絶縁材と度を割とも創御に記載する展成に比べ、 半導体装置1の構造の簡単化及び製造の容易化を図るこ \_\_とができる。

プ2に形成された電極パッド6との間にはワイヤ6が配 辞されており、このワイヤ8モ介して半途体チップ2と リード3は電気的に圧成された様式とされている。至 に、モリード3に放けられたアウターリード部36の筋 定位置には、外部技統選手となる英起9が一体的に形成 されている。上記眞成とされたリード3は、各図に示さ れるようにその大部分が半導体テップ2の底面上に配収 された棋兵の、いわゆるリード・オン・チップ(LO C)横注となっており、半音体装置1の小型化が図られ

[『『 ] (C) また、封止樹稈 4 は例えばエポキシ樹稈上 りなり、伎迹するようにモールディングにより形成され ている。この対止出版 4 は、半萬年チップ 2 の底面及び 側面の所定節題に配款されている。しかろに本実施例で は、半導体チップ2の上面においては、放熱性を向上さ せる面より対止樹脂4は配益されていない構成とされて

【0043】上記封止世輝4は、半線はチップ2の電塔 パッド 6 の配立面(医面)を基体とし、この医症からの 厚さ(図中、矢印目で示す)が、底面から交配9の先端 まての高さ寸法(区中、矢印Wで示す)以下で、かつ匹 面からワイヤ8のループ最上彰までの高さ寸法(図中、 矢町hで示す)以上となるようは成されている(hSH ≦W)。この構成とすることにより、兵起9の少なくと も先端部94は延貫に封止樹脂4から耳出し、またワイ ヤ8及び突起9の毎出部分を除くリード3は封止皆降4 に封止された構成となる。

【0044】このように、本実施例の単導体業置1は、 半週年チップ2の所定配回(上面を除く肌位)を對止能 する。図1及び図2は、本発明の一実施例である半導体(0)炉・1つ対止された機械となるため、耐熱性、機能的強度 及び耐塩性を向上させることができる。また、封止能解 4 はワイヤ 8 を確実に保護するため、これによっても# 海体架図1の信報性を同上させることができ、 更に外部 推成菓子となる英品9の少なくとも充業部98は罹実に 財止機構なから其出するため、実は左折10との電気的 厚尻を確実に行うことができる。

【りりゅう】 ここで、正文を用いては過せる。できの別

ている。周辺に示されるように、リード3は偏位するイ ンナーリード貼るものリードピッチ(②中、矢印P。で 示す) が原枝するアウターリード貼る6のリードビッチ (図中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード記りょのリー ドピッチP.. はアウターリード 却3bのリードピッチP ... の略半分のピッチ (Pi.=P... /2) となるよう 構成されている。また、後にほ迹するように、アウター リード町3トのリーンピッチP... 上交配9の形成位置~,・ におけるリード3:の厚さWとが結構しくなるよう核式さ 10 れている (P... 与W)。

【0046】上記のように、アウターリード郎38のリ ードピッチP... に対してインナーリード部3gのリー ドビップPi.が小さく設定されることにより、イスナー ツード成3aが着気的に延迟される半導体チップ2の名 - 低パッド6の配数ピッチが小さくてもこれに対応させざ ことができ、かつ実装器仮10と電気的に接続されるア ウターリード群3b(交起9)のリードピッチP... は 大きいため、半年体装置1の実装基板10に対する実装 住を向上させることができる。

【0047】一方、本実施例に低る牛壌体装備1は、半 導体テップでに配配されている電圧パッド6に直接パン プラを形成し実装蓄板10に接続するのではなく、電板 パッド6とインナーリード郎3aとの間にワイヤ8モ引 き回した上でリード3モ介して実装基板10に検索する 構成とされている。従って、電極パッド6をリード3及 びワイヤ8を用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに持わらず 設定することが可能となる。

【0048】具体的には、図2に示す例では、半退休チ 30 -- ップ2の中央に形成されている電極パッド6モワイヤ8 及びリード3を用いて引き回し、外部性抗減子となる疾 起9モ半導体チップ2の外属位置に引き出している。ま た、図3に示されるように、電極パッド6が半途はチッ プ2の外角位位に形成されている場合には、本発明を迅 用して見極パッド6モワイヤ8及びリード3モ用いて引 き回すことにより、電極パッド6の形成位置より内側に 外部技統属子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部技術セテとなる 突起9モ半さはテップ2の外側位置に配設することも可(0) 続いて基材12に対してエッテング処理(第2のエッチ 焼となる.

(0049)このように、電低パッド6モリード3及び ワイヤ8を用いて引き回すことが可能となることによ り、実装基板10と半導体装置1とのマッチング住を向 上させることができ、外部技術菓子となる英尼9のレイ アウトを原母が無性疾毒子のレイアウトになるに設定る ことができる。よって、土占体装置!を用いるユーザ飲 の角度を可及でることができる。

は、リード形成工程、長合工度、接続工程及び対止形形 記数工製の基本となる4工程と、これに付属するパンプ 形成工程、放鉄工程の2工程を行うことにより設治され る。以下、各工程をに放送するものとする。

【0051】回5万至四9はリード形成工程の第1英元 例を示している。このリード形成工程は、リード3の基 材となるリードフレーム11を形成するための工程であ ¢、リードフレーム11を形成するには、元で回5に示 されずような平板状の裏材12を角度する。このとなり 2.は、例えば4.2プロイギのリードフレーム科料であ り、またその被揮は形成しようとする突起9のあっせた Wと等しいものが選定されている。

.【005.2】上尺の番料12に対しては、先十回6に示 さきにようにて入213(製地で売す)が日本である。 このマスク13は、新走の英長9の形成位置(図中、お 思な号14で示す)及びクレドール形成位置(図中、ロ 既符号 175 で示す)に配立される。

【0053】上記のようにマスク13が配放されると、 吹いて益材12に対してハーフエッテング処理(第1の 10 エッテング工程)が実施される。本実施例においては、 ウエットエッチングはにより蓋材12に対してハーフェ ッテング処理を行っている(ドライエッチング処理等の) ٤0 エッテング方法を用いることも可能である)。 また エッテング時間は、エッチングにより甚会される部分 (図6で白味をで示される部分)の厚さが、基材12の 低厚Wの半分の寸法(W/2)となるよう故定されてい **つ**.'

【0054】このハーフエッチング処理が終了し、マス ク13そ取り除いた状態を図でに示す。この状態では、 突起9の形成位置14及びクレドール形成位置15のみ が元の基材 1\_2の厚さWを雇用しており、他の部分(は 歴界号16で示す)はハーフェッチングによりそのほさ サルはW/2となっている.

【0055】上記のようにハーフエッテング処理が終了 する。続いて図るに示されるように所定のリードろの形 成位置(参照符号18で示す)及びグレドール形成位置 15にマスク17(貨地で示す)を記録した上で、この 基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配在されると、 ング工程)が実施され基材12のマスク17が配放され た位置以外の部分を除去する。これにより、図9に示す。 リード3の所定的状を有した状云のリード3を具偏する リードフレーム11が形成される。向、必要に応じてこ のリードフレーム11の原定品位(リード3の形成型) 二)にユメッキ等を越してもよい。

【0057】このように形成されたリードフレール】】 は ニュータミベスト・ニャニュかがら マウカーバード

ーリード 即3 a 及び突起9 の形成位置を除くアウターリ ード節30の厚さ寸法はW/2となってる。

[0058] ここで、リードピッチと番材 1.2の仮厚と の異保について収明する。何記したように、リード3を 形成する以にリード3のピッチは差材12の低厚により 決定されてしまい、具体的にはリードピッチは最材 1.2 の低厚と話等しいピッチにしか形成することはできな い。よって、蓋材12の佐厚が吊い担リードビッチを挟 ピッテ化することができる。

は岳材12の坂原は突起9の高さにより失まってしま い。突起9の高さと等しい低厚を有する基材12を単に エッチング処理したのでは狭ビッチのリードも形成する。 ことができない。しかるに、上足したように無しのエッ チング工程においてハーフエッチング処理を実施するこ とにより、突起形成位置14を除き基材12の板厚を育 くし(約8/2の仮序となるようにする)、更にこの序 くされた低厚を有する部分に第2のエッチング工程を実 応してリード 3 を形成することにより、 交起 9 を有する リード3であっても狭ピッチ(図1に示されるリードピ 10 のは位置決め孔であり、リードパターン23の形式時に ッチP...)のリード形成を行うことが可能となる。ま た、同様の理由により、突起9(アウターリード部3) b) の配款ピッチ ( P... ) は、 器材 1 2 の版庫Wと略 等しいピッチミで袋ピッチ化することが可能となる。 【0060】 尚、具体例としては、一粒にリード基材と して用いられている彼序0,10am,0,15mm,0,10mmの基材を 所に挙げれば、坂厚O、10mmの基材ではアウターリード部 3 b及び突起 9 の最小ピッチP... を0.10mm (P.,. = J. 10em)、インナーリード包3aの最小ピッチP,, モ0. 1. ISEmの高材ではアウターリード型3b及び兵尼9の最 トピッチ P... を0.15mm (P... = 0.15mm) . インナー **リード部3gの最小ピッチPi。 €0.075mm (Pi。 =0.07** eの)とすることができる。更に、彼原0,20mmの基材では プウターリード氏3b及び突起9の危小ピッチP... モ 20em (P... = 0.20em) . インナーリード約3gの品 、ビッチ P., も0.10mm (P., =0.10mm) とすることがで : ろ.

(0061)一方、突起9の形成位置に注目すると、突 3.9 の形成位置は図6に示されるマスク1.3 の配数位置 (0) ているリードパターン2.3 の所定交配形成位置の上部に (より食められる。即ち、この図6に示されるマスク1 の配数位配を延某変更することにより、突起9の形成 。選を任意設定することが可能となる。このため、本賞 例に切るリード形成方法では、 弁部技技は子となる英 9の形成位置を自由度をもって設定することができ、 ってそめ走められているはほが既は庶太子に置に交を を容易に形成することが可能となる。

ム20を形成するには、先ず図10に示されるようなあ 1の差材21と、図11に示されるような第2の差材2 2 モ用意する。

【0063】この各番材で1、2では、重ね合わせるこ。 とにより突起りの所定案さ寸住Wとなるよう板序が選定 されており、本実施例では各基材21、22の低度寸圧 に共にW/2に放定されている。尚、き番材21、22 の低厚はこれに放送されるものではなべ、異ね合わせる ことにより突起9の所定常さ寸柱Wとなる条件の品にそ 【0059】ところが、交起9が形成されるリード3で(0 基材21、22で仮序を異ならせた様成としてもよい。 【0064】四10に示される第1の基材21に、例え ばま2アロイ年のリードフレーム材料により形成されて おり、エッチング処理板いはプレス打ちはき処理中を干 め車底することにより、平面頂した場合にリード3と向 一形状のリードパターン23が形成された株成とされて いる。しかるに、第1実務例で説明したリード形成工程 と異なり、この状態のリードパターン23には交起9は 形成されておらず、よってリードパターン23は全体的 にその仮序がW/2とされている。尚、図中25で示す 一括的に形成されるものである。

> 【0065】一方、図11に示される第2の番材22 は、千め42アロイギのリードフレーム材料に対しエッ テング処理或いはプレス打ちはき処理等を実施すること により、突起パターン24が形成された構成とされてい る。この突起パターン24は直珠状のパターン形状を有 しており、、所定の英起9の形成位置を根拠するようは 成されている。 尚、 図 2 6 は位置鉄め孔であり、 交配パ ターン24の形成時に一括的に形成されるものである。 【0.0-6-6-】 土花株成とされた第1の番材21-五-び第2----の基材22は、位置鉄め孔25、26を用いて位置点の されつつ重ね合わされ推合される。この第1及び第2の 番号21、22の複合は、薬気性性発剤を用いて注意し てもよく。またな姓により見合してもよい。図12は、 第1の基材21と第2の基材22とが総合された伏然を

【0067】上記のように第1の基材21と第2の基材 2.2とが接合された状態で、第2の基材2.2に形成され ている交尾パターン24は、第1の基材21に形成され 異な合わされるよう状式されている。

【0068】図13は、リードバターン23と供尼バタ ーン24とが重なり合った部位を拡大して示す中面包で あり、また囚り4はリードパターン23と交色パターン 24とが異なり合った郎包を拡大して示すめ面包であ る。各位から明らかなように、低厚寸圧W/ミのリード パターンででも、声じくは本ではW/での中枢(ター)

【0.069】上記のように第1の基材21と第2の基材 2.2 との後合処理が終了すると、戌いて不要部分、良化 的には突起パターン24のリードパターン23と文芸し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形成される。

【0070】上記のように、本実施例により製造された リードフレーム20も第1実施例で製造されたリードフ レーム11と同様に、リード3はインナーリード部3 れた根柢となる。また、図10に示すリードパターン2 3の形成時においては、第1の番材21の板厚はW/2 とされているため、先に双明した低厚とリードピッチの 関係から鳴らかなように、狭ピッチのリードパターン 2 3を形成することができる。

【0071】一方、突起9の形成位置に注目すると、突 起9の形成位置は第2の基材22に形成される突起パタ ーン24の形成位度により込められる。即ち、この交易 パターン24の形成位置を面質変更することにより、央 起 9 の形成位置を任意設定することが可能となる。この 10-0 0 0 七のものを使用し、かつこのボリイミド旗 7 をガラ ため、本実質例に低るリード形成方法においても、外部 接続減子となる突起9の形成位置を含由皮をもって設定 することができ、よって子め定められている保味外部技 京祝子位置に突起9を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の説明では、 リードフレーム11を用いた場合を飼に当げて説明す る)が形成されると、 焼いてリードフレーム 1 1 と半耳 16万至回20を用いては合工投について放明する。 【0073】接合工程においては、先ず回】6に示され るようにリードフレーム11のインナーリード部38 (検言すれば、後述する後続工程においてワイヤ8がポ ンディングされる影位)に全メッキを始すことにより、 ポンディングパッド部27モ形成する。

【0074】また。図17に示されるように、半端体チ ップ2の電極パッド6の形成された面には、この電極パ ッド6の形成部位のみが異出てる機成でポリイミドは7 が配益される。このポリイミド県7はガラス尼杉点が1~60 ○○~300℃のものが選定されており、図17に示さ れる状態では単に半点体チップ 2 に載置されただけの状 蛾となっている。従って、ポリイミド痰 7 が設落しない。 よう。半導体チップ2は電視パッド6の形成面が上部に 位置するよう配定されている。向、主義はチップ2は形 雁材止に行われておらずペアチップはとされている。ま な。上記のポリイミドはでは、三点はデジブでも形成で、

致され半導体チップでには、図1mに示されるようにり ードフレーム11が軽速される。この際、リードフレー ごっょに形成されているリード3(インナーリード部3 a)と、半週はチップ2に形成されている電極パッド6 とが核皮よく対向するよう。リードフレーム11は立正 決めされる.

【0076】上記のようにリードフレーム 1.1 が半速体 チップ2上の所定位置に転回されると、戻いて図19に 示されるように佐具28が降下し、リードフレーム11 a.アウターリード部3b及び突起9が一体的に形成さ、10 モ牛導体チップ2に向け押圧する。また、この治虫28 は加熱金属を具備しており、他長28で発生する熱はリ ードフレーム11モ介しでポリイミド度でに印加され

> 【0017】上記ポリイミド展では、半導体テップ2と リードフレーム11とそ為気的に絶称する絶縁部材とし て従来より一般的に用いられているものであるが、本発 朝者はこのボリイミド駅 7 モ所定の長埃条件下に置くこ とにより推荐剤として無能することを発見した。具体的 には、ポリイミド嬢 7 としてガラス転移点が 1 0 0  $\sim$  3ス保移点+100~200℃に加熱すると共に、1~1 マスェイ/cm'の伊圧力を印加することにより、ポリ イミド戦7は住着剤として便能するようになる。

【0078】よって、本実施例では上記の点に住目し、 半導体デップ2とリードフレーム11との扱き時に、 佐 具28に設けられているヒータによりポリイミド棋 7 モ ガラス転移点+100~200℃に加熱すると共に、 佐 具 2 8 の加工によりポリイミド原に 1~10 kg (/c m゚の押圧力を印加する横点としている。これにより、 ····· 体チップ2を接合する设合工程が変施される。一以下一図 -10 ポリイミド展では推撃病として出発するようになり。 +---84チップ2とリードフレーム11とモポリイミド殴り モ用いて仕着することが可能となる。

> 【0079】上記棋成とすることにより、従来では必要 とされたポリイミド間モギ編はチップ2及びリードフレ ーム11と移着するための推着期は不要となり、 製品コ ストの危険及び半端体整理1の組み立て工業の低級を応 ることができる。図20は、半線はチップ2とリードフ レーム11とがポリイミド単7によりするされた状態を 示している。

【0080】肉、半端はチップ2とリードフレーム11 こうほこは、ポリイミド様7を吊いて残合する方伝に婚 定されるものではなく、 従来のようにポリイミド 既の爲 面に接着剤を堕布しておき、この接着剤によりポリイミ ド寝を介在させた状態で半退はチップ2とリードフレー ム11ともほ合する方法を用いてもよい。この根底で、 は、ポリイミドはに対する遺産制御及び存圧力制力が不 百となり、現台工程をや用に工能することができる。

ド3と半端体チップ2に形成されている電極パッド6と をワイヤ8で電気的に住放する技統工程が実施される。 【0082】図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) B をリード3 に形成されたポンディ ングパッド郎27(図16参照)と電極パッド6との間 に配設する処理を示している。原知のように、半温は装 置1の電気的特性を向上させる差からはワイヤ8の長さ は短い方がよく。また半路体装置1の小型化序型化のた めにはワイヤ8は低ループであることが異ましい。

【0083】このため、ワイヤ8を配会するのに低ルー 10 により封止された模成となる。 プポンディング住を採用することが望ましい。低ループ ポンディング社も種々の方法が提案されているが、例え ば先ず半導体チップでに形成されている危格パッドもに ワイヤ8をポンディングし、炊いて重直上方にキャピラ リ29を移動させた後に水平方向に登動させてリード3 にポンディングする、いわゆる逆打ち柱を用いる様成と

【0084】上記のように、リード3と名匠パッド6と を電気的に接続するのにワイヤボンディング性を用いる きる。また、リード3と電性パッド6との間におけるワ イヤ 8 の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配益された状 駄を示している.

【0085】上記のように推奨工程を実施することによ り、な様パッドもとリード3とがワイヤ8により電気的 に接続されると、既いて半導体チップ2の所定部分に対 止樹類4を配数する對止樹脂配数工程が実施される。以 て双劈する。

【0086】図23は、上記の各工程を実施することに よりリードフレーム11、ワイヤ8年が配益された半導 体テップ2を全型30に狭岩した状態を示している。 全 型30は上型31と下型32とにより構成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップ2は企型30内に 芸者される.

【0087】上型31は、半線体チップ2が装撃された と当なする様成とされている。英君9の高さとクレドー ル33の高さは年しいため、よって上型31の形状は平 紙形状とされている。また、下型3.2 に無常された半点 体チップ2の側部に空間的を有したキャビティ形状を有 しており、また半退体チップ2の区における底面にキャ ピティ33の形面と当様でる構成とされている。

(0088)このように、対比関係配数工程で無いる上

装置1の製品コストの低級に募与することができる。 【0089】図24は金型30に對止用額4(製地で示 丁)を元編した状態を示している。 魚型30に対止を指 4 を充填することにより、半週体チップ2の下型31と 当推した上面(図23万至図25では下部に位置する) モ除く外席面は対止根暦4により封止される。また。 半 車はチップ2の仮節に記立されているリード2及びワイ † 8 も針正復輝4により封止された状態となる。また、 共長9も上型31と当接している縁郎を除き封止相称く

[0090] 図25は、封止樹脂4が充壌処理された半 導化テップ2モ企型30から触型した状態を示じてい る。同僚に示されるように、半導体チップ2の上面2 a は対止を握4より算出しており、よってこの上配2 & よ り半端体チップで発生する熱を効率よく放熱させるこ とができる。また、突起9の雑部9aも対止影路4から 外部に貸出しており、従ってこの控託9aモ外記技統定 子として用いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に住民処理を行うことがで、10 猛線で示す箇所でリードフレーム11を切断することに より半導体装置を採成しても、図1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部技技選子として製能する交配 9 の雑節9aが封止供贈4の芸面と結面一となっているた め、実装基板10に対する実装性が不良である。このた め、本実施例においては、対止協権配設工程が終了した 後、戦略90にパン部5を形成するパンプ形成工程を実 箱している。以下、パンプ形成工程を図26万至図30 モ用いて広明する。

下、図23万至図25を用いて封止指揮配設工程につい 10 【0092】パンプ形成工程においては、先ず図26に 示すように、対止世版4が配設された半導体チップ2の 全面に対してホーニング処理を行い、攻撃する出路震等 を除去すると共に、央起9の攻部9 a を発実に外部に攻 出させる。ホーニング処理が終了すると、尽いて図27 に示すように、対止困難4が配立された半導体チップ2 を半田様34に投房し、突起9の混乱9aに半日を用い て外間メッキを行う(半田額をお照行号35で示す)、 この外名メッキに用いる半田としては、例えばPb:S n=1:9の組成比を有する半田の西用が考えられる。 状型で突起9及びリードフレーム11のクレドール33~40~回28は、上記のおぼメッキにより突起9の蚊貸9aに 半田観35が形成された状態を示している。

> 【0093】上記のように外盆メッキ処理がMTする と、戌いて半田瓜35が形成された史尼9のは貼9aに パンプ5が形成される。このパンプ5の形成方ほとして に作々の方法を採用することができ、例えば効率よくか つな名にパンプSをお成しうる程等パンプ方在を用いて た成してもよい。 回じらは、パンプミが突起られぬ気を

リードフレーム11の切断処理が行われ、これにより、 図30に示される半導体装置1が形成される。 尚、この リードフレーム11の切断処理に先立ち、切断処理を容 **あにするためにリードフレーム11の切断面所にハーフ** エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、続いて通正に作動するかどうかをは数するな数 工程が実施される。図31及び図33は、天々異なる牛 耳体袋屋1の試験方法を示している。図31に示される ット36を用い、このソケット36に半導体装置1を気 着することによりパーイン等の仗駄を行うものである. 【0096】また、図32に示される試験方法は、プロ ープ37を用いて半導体装置1のは数を行う方法であ る。半導体装置1は、対止整筋4の斜部位置にリード3 の雑部が封止器路々から貫出した視症とされている。本 試験方法では、これを利用して対止制験4から奪出した リード3にプローブ37を接触させて試験を行う機成と されている。よって、本以致方法を採用することによ り、半導体整備1モ実装蓄板10に実装した後において、10 も以放を行うことが可能となる。

【0097】図33は、半導体装置1モ実装器低10に 実装する実益工程を示している。半導体装置1を実容高 近10に実装する方法としては、周知の種々の方法を任 用すすることが可能である。例えば、赤外親リフロー方 法を用い、半導体装置】に設けられているパンプ5を実 袋器板10に形成されている電框部38にペースト年を 用いて仮止めし、その上で赤外親リフロー声においてパ ンプ5を路配させることによりパンプ5と草径部38と をほ合する方法を用いてもよい。- - - - - - - - 10

【0098】続いて、上記した半導年装置の製造方位の 変形例について以下収明する。図34万至図37は、夫 々央記9の文形例を示している。②34(A)。(B) に示される突起9Aは、その形状を円柱状とした構成で ある。また、図37 (C) に示される突起9Bは、その 形状を角柱状とした構成である。このように、交配9、 9A:9Bの平面形状は程々選定できるものであり、バ ンプ5の接合性及び実装基底10に形成されている電面 33.8の形状なに応じて任意に形状を選定することが可 「鬼である。 具体的には、例えばエッチング性により突起」(0) 9.9A.9Bを形成する場合には、図6に示す交尾形 成位は14に反抗するマスク13の形状を第五選をする ことにより失意9、9A、9Bの平面形状を容易に所望 するにはとすることができる.

【0099】また、図35 (A) に示される発展90の ように上面には曲状凹部を形成した根成としてもよくご 図35(目)に示される異様9Dのように上面中央既に

Eによれば、突起表面における面積を大きくすっことが できパンプ5との接合性の向上を図ることができる。 尚、上記の英起9C~9Eは、リード3の所定交起形成 位置に、異党性接着刑事を用いて固定された異式とされ ている.

10

【0100】また区35 (D) に示すのは、リード3を プレス加工等により運住豊住文形させることにより交把 9Fを形成したものである。このようにプレス成工与の 楚性加工を用いて突起9Fモ形成することにより、 悩め て容易に突起9Fモ形成することができる。しかるに、 この形成方位では、突起9Fのあさは世代加工展界値を 上限とし、それ以上の高さに改定することはできないと いう問題点も有する。

【010】】また。包36に示すのは、突起90モ形成 するのにワイヤボンディングは祈を用い、スタッドパン ず!\*\*\* 亡の突起発体位置に形成することにより突起9G としたことを特定とするものである。図36(A)は突 尼9Gの形式方法を示しており、また回36(B)は突 尼9GE世大して示している。

【0102】上記のように、英足90モワイヤポンディ ング技術を用いスタッドパンプで形成することにより、 任意の位置に突起9GE尼成することが可能となり、か 部推設減子となる交配9Gも所定位置にお易に形成する ことができる。また、突起9Gの形成は、半導体装置の 登造工程の内、技能工程においてワイヤ8の配位所に一 活的に形成することが可能となり、製造工程の原格化を 図ることができる.

【0103】また、天足9Gの而さはスタッドパンプモ 複数理技み見ねて配数することにより任意に設定するこ とができる。区37 (A) に示される交配9日は、スタ ッドパンプモ3億種み重ねることにより図36(B)に 示される1低のスタッドパンプにより英尼9Gモ形成し たほ成に比べて高さを高くしたものである。

【0 1 0 4】また突起の承さを高くする地の方法として け . ♀ ↑ ↑ (B) に示されるようにそめリード3にプロ ック状の基準性配材41を基準性性差別等により固定し ておき、この調査性部科41の上部に図37 (C) に示 されるようにスタッドパンプ426形成し、味噌された 選先性部材 4.1 ヒズタッドパンプ 4.2 とが抑制して突起 9 | を形成する構成としてもよい。この構成の場合、突 尼91の高さは進竜性部は41の高さにより決められる こととなるが、プロック状の調電性配料41に指々の大 きさのものが後供されており、よって矢起91の高さを 任意に設定することができる。

【0105】図3をは、存在工程の実形例を示してい た、上記した実践例では、包16万里応20に示したよ うに半点はデップでとリードフレーン116を形足を圧 ム」」ともほ合する級成としてもよい。

[0106] また、テープ状態を刺45の配股位置は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも立けてもよく、また リードフレーム11の下面のみに設けた構成としてもよ い、更に、テープ状態を削45の配款範疇は、電極バッ ド6の形成位置を除く区中矢印义で示す範囲であれば、 自由に設定することができる。間、テーブ状態着肌 4.5 は、半導体チップ2とリードフレーム11とも電気的に 絶縁する必要があるため、絶縁性接着剤である必要があ 10 起りも禁着する凹部を形成しておくことにより、図 4.5

【0107】図39万三図42は、健設工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように電極パッド 6 とリード 3 とも住民するの にワイヤ8を用いた構成を示したが、図39万至図42 に示す変形例では電極パッド6とリード3とを直接技法 するダイレクトリードホンディング (DLB) 方注を用 いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3 を例えば段音波振動子に接続された複合始異46を用い 10 て直接的に発揮パッド6に復合する様式とされている。 しかろに、この構成では超音数級動する複合指具 4.6に より、草槿パッド6にグメージが発生するおそれがあ

【0109】そこで図41及び図42に示す例では、チ める伍パッド6にスタッドパンプ47を配款しておき. このスタッドバンブ47にリード3を当接させた上で加 然治具 4 8 を用いてスタッドパンプ 4 7 を加熱熔駐し草 低パッド6とリード3を接続する構成とされている。こ のほ紀方法によれば、を低パッド6が損傷するおぞれは 10 なく、伊原工匠の信頼性を向上させることができる。

【0110】また、四39万至四42に示した技統工程 によれば、ワイヤ8モ用いて電笛パッド6とリード3モ 技統する反応に比べて電気抵抗を低減できるため、半導 体装匠1の母気特性を向上させることができ、点面の半 34チップ2に対応することができる。

【0111】図43万三図44は、對止智雄記録工程の 実形例を示している。上記した実施的では、図23及び ◎24に示されるように全型30を構成する下型32の キャピティ 匹面は半端体チップ2の上面2gと直接当接 (10)を図ることができる。また、武术県5部成の免明によれ し、この上面28には放熱特性を向上させる配から封止 形指 4 が配款されない及成とされていた。

【0112】しかるに、半退体装置1が使用される要境 が成しい(例えば、多度果埃)時には意思性よりも配位 性等をより必要とする場合が生じ、このような場合には 好此常腊4により半選はチップ2を完全に昇止する必要 がある。匿くる及び匿くくに示す金型をOは、主選化デ - ブマを打止を扱って完全に打止ても構成ともにてい

ャピティ52が、囚43に示されるように半退化チップ 2の外角面から紅顔しており、よって図44に示される ように封止樹脂4を金型に羌媒した状態で半路体チップ うに、半導体チップ2に対する針止能指4の配数位置 は、企製30、50に形成されるキャビディで3、52 の形状を密室変更することにより任意に改定することが できる.

(0114)また、上型31にリード3に形成された来 に示されるような疾起9が対止制度4から大きく突出し た構成の半級体禁電 6 0 を形成することも可能である。 図45に示す半導体値配60は、突起9が封止機能4か ら大きく英出しているため実築基板10に対する実装性 は良好であり、よって寂記した実施佐に近る半底体装置 1のようにパンプ5を設ける必要はなく、半導体装置 6 0の製造工程の簡単化を図ることができる。

[0115]

【見明の効果】上述の如く本見明によれば、下足の症々 の効果を実現することができる。森水項1及び諸米項2 記載の発明によれば、半さはチップは対止部隊により封 止されるため、耐熱性、磁気的生成及び耐暑性を向上さ こうここができる。また、名包パッドとリードとの間で 記載を引き回すことができるため、リードのレイアウト そ草紙パッドのレイアウトに拘わらず設定することが可 能となり、実装差板とのマッチング性も向上させること ができる。また、対止制制は引き回された配紙を確実に 保護するためこれによってもは妖性を向上させることが でき、また外部投税端子は封止出館から奪出しているた め実装基板との電気的程度を展案に行うことができる。 【0116】また、彼本項3花粒の発射によれば、通常 半導体チップとリードとの地段材として配設されるポリ イミド原を接着剤として思いてるため、単端はチップと リードの絶縁とは合を一括的に行うことができ、よって 絶縁材と世君和とも別園に配位する核点に比べて核治の 簡単化及び製造の容易化を図ることができる。

【0117】また、技术項4記載の発明によれば、交紀 モリードと一体的に形成したことにより、交包とリード モ別館の材料により横成する場合に比べて横造の原単化 ば、配牌としてワイヤモ用いたことにより、利記したち ピパンドとリードとの間における配置の引き回しを容易 に行うことができる。

【0118】また、雑本准6記載の発明によれば、宍戸 にパンプを形成したことにより、交配を直接実装基紙に 実装する構成に比べて、半導体室位の実体器様へのほぼ を容易に行うことができる。また、建水石で記載の民幣 なるだは、体をでぬった。アプログランと発す点である。

構成としているため、リードと半導体チップとの絶反と 複合を一括的に行うことができる。

【0119】また、採紙工程では半葉体チップに形成さ れている電板パッドと前記リードとも配置を引き回し接 成するため、この引き回しを選重設定することにより、 宅 医パッドのレイアウトに対してリードのレイアウトモ 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、接続工程及び対止根据配益工程の 4 工程のみて製造される。このように少ない工程で半点 体祭団が製造されるため、生産効甲を向上させることが 10 てきる.

【0120】また、放水項8記載の発明によれば、ポリ イミド級に印加する歴度等を所定範囲内に制御すること なく住合処理を行うことができるため、住台処理を容易 に行うことができる。また、謀求項8記載の発明によれ ば、復居工程で、電極パッドとリードとモダイレクトリ ードボンディング圧を用いて電気的に位成するため、層 単かつ従実に電伍パッドとリードとの技統処理を行うこ とができる.

朝によれば、アウターリード部のリードピッチに対して インナーリード却のリードピッテが小さく設定されてい るため、インナーリード部が電気的に核反される半導体 チップの名様パッドの配数ピッチが小さくてもこれに対 応させることができ、かつ実装蓄板と電気的に接続され るアウターリード邸のリードピッテは大をいため、 夫袋 基仮への実装性を向上させることができる。また、交起 がアウターリード邸に形成されることにより、この央起 モ外部技統選子して用いることができ、これによっても

【0122】また、技术項12及び技术項13記載の見 明によれば、 突起が一体的に形成された袋ピッチのリー ドモ客島に形成することができる。また、諸太承14記 氧の見明によれば、リードパターンを形成するリードパ ターン形成工程と、突起を形成する突起形成工程とを削 四に行うことにより、 基材の厚さモ央尼の高さに向わら **ず選定することができ、よって厚い盃材を用いることに** よりリードパターンの衣ピッチ化を図ることができる。 また、突起形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ (0) ド森を配益する処理を放明するための感である。 せることができる。

【0 1 2 3】 更に、放水項 1 5 万至 1 7 花数の見効によ れば、英尼形成工程において英尼の形成を容易に行うこ とができる。

【図面の原集な政策】

【図】】本発味の一貫始例であるキ組体体度を示す試面 日である。

「アド」 カロロエニアロホームステスルグサビニティギ

示す底面図である。

【図4】本見明の一実施例である半速体装度の実形のを 示す底面区である。

14

【図 5】本発明に低るリードフレームの製造方法の第: 実施例を反明するための図であり、基材を示す図であ

【図 6】本見明に読るリードフレームの製造方法の第! 実施例を取明するための区であり、 死途位置にマスクを 尼なしたせ気を示す器である。

【図7】本見朝に係るリードフレームの製造方法の第1 実施例を反射するための間であり、第1のエッチングエ 世が終了した状態を示す図である。

【図8】本見朝に任るリードフレームの製造方法の第1 実施例を説明するための器であり、所定位体にマスクを 配設した状態を赤丁醛である。

【図9】本見朝に係るリードフレームの製造方法の第1 実施例を説明するための図であり、完成したリードフレ ームモ示す因である。

【図 1 0】 本発明に低るリードフレームの製造方法の第 【0 1 2 1】また、経水項 1 0 及び歴求項 1 1 記載の発 10 2 実施例を説明するための図であり、第 1 の差材を示す 包である.

> 【図】1】 本発明に低るリードフレームの製造方法の第一 2実施例を説明するための図であり、第2の基材を示す 図である.

【図12】本見朝に係るリードフレームの製造方法の第 2寅範例を説明するための因であり、第1の苦材と第2 の基材を接合した状盤を示す図である。

【図13】リードパターンと突起パターンとが重なり合 った部位を拡大して示す平面図である。

真芸性を向上させることができる。 30 (図14) リードパターンと交易パターンとが重なり合 った節位を拡大して示す例配図である。

> 【囚15】本見明に係るリードフレームの製造方法の第 2 実施例を説明するための忍であり、完成したリードフ レームを示す図である。

【図16】本見明に係る半導体表面の製造工程の接合工 程を説明するための区であり、ポンディングパッド部の 形成を放明するための回である。

【図】7】本発明に紙る半編体装置の製造工程の接合工 投を説明するための回であり、半時体チップにポリイミ

【図18】本見明に係る半高体装置の整造工程の符合工 程を展明するための図であり、半路体チップにリードフ レームを配収する処理を放出するための配である。

【四19】本化明に係る半退体各国の製造工程の旅合工 反を奴刑するための日であり、ポリイミド棋を復着別と して機能させて中央はチップとリードフレームとを混合 下る処理を説明でるための区である。

示す囮である。

【図21】本見明に低る半退体装置の製造工程の推改工 伐を攻勢するための図であり、キャピラリを用いてワイ ヤの配は処理を行っている状態を示す図である。

【②22】本発明に係る半導体質量の製造工程の程度工 程を取明するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本見朝に係る半導体装置の製造工程の封止樹 派配政工程を説明するための図であり、半導体チップが 全型に終着された状態を放射するための図である。

【図24】本発明に係る半導体装置の製造工程の封止指 **店配款工程を説明するための回であり、金型に封止制度** が充填された状態を取明するための図である。

【図25】本発明に係る半導体装置の製造工程の対止器 尼尼登工程を説明するための図であり、形度対比された 半導体チップが企製から関型された状態を放明するため の囮である。

【図26】本発明に係る半導体装置の製造工程のパンプ 形成工程を収明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本元明に採る半導体装置の収益工程のパンプ 形成工匠を説明するための図であり、外盆メッキ処理を 夾矩している状態を示す図である。

【図28】本発明に係る半導体装置の製造工程のパンプ 形成工程を改明するための図であり、外はメッキ処理が 終了した状態を示す囚である。

【図29】本発明に係る半導体装置の製造工程のパンプ 形成工程を収明するための数であり、パンプを形成した 状態を示す図である。

【図30】本見明に揺る半導体装置の製造工程のパンプ 30 9.9A~91 突起 形成工程を説明するための名であり、完成した半導体装 置を示す図である。

【図31】本発明に係る半導体基度の試験工程を説明す るための囚であり、ソケットを用いて試験を行う方法を 示す図である。

【図32】本発明に係る半導体装置の試験工程を設制す るための区であり、プローブを用いては数を行う方法を 示す密である。

【図33】 半導体装置を英金基板に英宏する実施工程を 表明するための因である。

【図34】交起の平面形状を異ならせた変形性を示す図

【図35】突起の断面形状を異ならせた変形性を示す図

【図36】スタッドパンプにより交起を形成する風成も 哀鳴するための②である。

【四37)スタッドバンブにより突起を形成する株式の

【図39】提供機成の変形的を示す図であり、電優パッ ドに直接リードを接接する方法を放明するための図であ

26

【図40】技統構成の変形例を示す図であり、電極パッ ドに直接リードが接続された状態を示す区である。

【図41】住院核成の変形例を示す回であり、電極バッ ドにリードモスタッドパンプを介して程模する方法を読 男子るための包である。

【図42】核疣縁成の変形例を示す図であり、竜極パッ 10 ドにリードモスタッドバンブモ介してほぼした状態を示 丁回である.

【図43】対止制度配位工程の変形所を放明するための 図であり、重型に半導体チップが設定された状態を示す 図である。


【図4.4】対止間段配設工程の変形列を放明するための 図であり、変型に對止無償が充填された状態を示す図で


【図45】突起が耐止街路より大きく突出した横成の半 導体装置を示す図である。

#### 20 【符号の放明】


- 1.60 半延体装置
- 2 単導体テップ
- 3 リード
- 3 4 インナーリード部
- 3 b アウターリード 魠
- 4 對止附限
- 5 バンブ
- 6 電極パッド
- 8 ワイヤ


- 10 英语基板
- 11.20 リードフレーム
- 12 基料
- 13.17 マスク
- 21 第1の番材
- 22 第2の基材
- 23 リードパターン
- 24 英尼パターン
- 28 枯具
- 10 29 キャピラリ
  - 30.50 全型
  - 3 1 上型
  - 32.51 下型
  - 33.52 ニャピティ
  - 3 4 半年格
  - 35 半色類
  - 4.1 改革性器が






•





(B) 4 5 ]



フロントページの民食

(72) 発明者 字野 正

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(72)兒明者 庭沢 哲也

神奈川県川崎市中原区上小田中1015春

地 富士迈铁式会社内

(72) 発明者 脇 政樹

度児島県産産部入来町制田5950番地 株式会社九州富士道エレクトロニクス内

.

### JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

5 AND FABRICATION METHOD FOR LEAD FRAME

#### [CLAIMS]

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode page not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2,
  wherein the semiconductor chip and the leads are bonded together
  by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
  - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- 6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
  - 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
  - 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.
- 10 Il. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the lead pout lead portions (Pin = Pout/2).
  - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
  - a primary etching step for conducting a half-etching

    process for a blank while using a mask arranged on the blank at the protrusion forming region; and
    - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having throknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

25

<sup>-</sup> 1-5

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
  - 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION]
[FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

### - - 1-5- - DESCRIPTION OF THE PRIOR ART) - - - -

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

### [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals.

(bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed thip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

#### [MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate 15\_ has\_a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 1-5 between the leads and the semiconductor-chip, and heating the \_\_\_\_ polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

10

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

frame according to claim 11 is characterized by the lead
frame according to claim 10, wherein the lead pitch (Pout) of
the outer lead portions is substantially equal to the thickness
(W) of each lead at a region where the protrusion is formed,
and the lead pitch (Pin) of the inner lead portions corresponds
to about half the lead pitch (Pout) of the outer lead portions
(Pin = Pout/2). The invention of claim 12 is characterized by a
method for fabricating a lead frame according to claim 10 or 11,
comprising: a primary etching step for conducting a half-etching
process for a blank while using a mask arranged on the blank at
the protrusion forming region; and a secondary etching step for

10

15

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method

for fabricating a lead frame according to claim 10 or 11

comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

### [FUNCTIONS]

Each of the above mentioned means serves as follows.

possible to achieve an improvement in heat resistance,
mechanical strength, and temperature resistance. Since the
electrode pads and leads are connected together using wires, it
is possible to set the layout of the leads irrespective of the
layout of the electrode pads. An improvement in the matching
ability of the semiconductor device to the circuit board. The
resin encapsulate provides an improvement in reliability because
it surely protects the connected wires. Since the outer
connecting terminals are exposed from the resin encapsulate, the
electrical connection of the semiconductor device to the circuit

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each

protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adnesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

Meanwhile, where leads provided with protrusions are

15

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having 5 a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thicknessreduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved

because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

## [EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

**15** 

20

10

20

25

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 6, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

10

15

20

25

of the semiconductor chip 2 formed with the electrone pads  $\ell$ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h  $\leq$  H  $\leq$  W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 6 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 9a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the electrode pads 6 centrally formed on the semiconductor chip 2 30 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

30

25

l to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 ALLOY and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

H-5599 US · - 8-306853

5

10

15

20

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cradles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

Ē

10

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch

Pin of the inner lead portions 3a corresponding to 0.10 mm (Fin = 0.10 mm).

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion f.

The first blank 21 shown in Fig. 10 is made of a lead frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second . 20 blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

10

15

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is

determined by the position of the protrusion pattern 24 formed

at the second blank 22. That is, the position of each

protrusion 9 can be optionally determined by appropriately

varying the position of the protrusion pattern 24. For this

reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating

member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a class transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

15

applied with a pressure of 1 to 10 Kgf/cm<sup>2</sup>.

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die IE upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm<sup>2</sup> by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

10

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame il and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resim encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unitated from the mold 30. As shown in this figure, the upper surface Ia of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 15 semiconductor device shown in Fig. 1, 1t exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

In the bump forming process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is subjected to a honing process at the entire surface thereof, as shown in Fig. 26. By this honing process, a resin layer existing on the end fa of each protrusion 9 is completely removed, there causing the end fa to be completely exposed. After completion of the honing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end fa of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end fa of each protrusion 9 in accordance with the solder plating process.

20 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be cut may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

Fig. 33 illustrates a mounting process for mounting the

isisei 🐰 👵

10

15

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each bump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described.

Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 5B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 38 formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

The protrusion may also have a structure provided with a

: 5

Found recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion SF is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion SF can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion SF cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

20 which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by

vertically overlapping a plurality of stud bumps together.

Referring to Fig. 37A, a protrusion 9H is illustrated which is
formed by vertically overlapping three stud bumps together. In
this case, the protrusion 9H has an increased height, as

compared to the protrusion 9G of Fig. 36B constituted by one

stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

fig. 38 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 35.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

<u>:</u>0

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrode pack? Using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

10

15

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface Ia of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

25

## [EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is

possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

10

15

20

25

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polynmide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

\$91861 v

the electrode pad and lead.

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor thip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor onip
is connected to an associated one of the leads by means of a
wire in the bonding process, it is possible to vary the layout
of the leads with respect to the layout of the electrode pads by
selecting an appropriate connection method. The fabrication of
the semiconductor device involves only four processes, that is,
a lead forming process, a bonding process, a connecting process,
and a resin encapsulating process. Since the fabrication of
semiconductor device is achieved using a reduced number of
processes, as mentioned above, an improvement in production
efficiency is obtained.

bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

**15** 

20

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.